Baza wiedzy: Politechnika Warszawska

Ustawienia i Twoje konto

Powrót

Implementacja układu mnożącego opartego na algorytmie Schonhagego- Strassena w języku VHDL

Grzegorz Zabłocki

Identyfikator pozycji
WUT02670c0d23c446339a4104715ac5f2ee
Rodzaj dyplomu
Praca magisterska
Autor
Grzegorz Zabłocki (WEiTI/ISE) Grzegorz Zabłocki Instytut Systemów Elektronicznych (WEiTI/ISE)Wydział Elektroniki i Technik Informacyjnych (WEiTI)
Promotor
Tomasz Adamski (WEiTI/ISE) Tomasz Adamski Instytut Systemów Elektronicznych (WEiTI/ISE)Wydział Elektroniki i Technik Informacyjnych (WEiTI)
Jednostka dyplomująca
Wydział Elektroniki i Technik Informacyjnych (WEiTI)
Jednostka prowadząca
Instytut Systemów Elektronicznych (WEiTI/ISE)
Język
(pl) polski
Status pracy
Obroniona
Data (rok) wydania
2002
Identyfikator wewnętrzny
ENSE-PM.001657
Słowa kluczowe w języku polskim
MNOŻENIE, IMPLEMENTACJE, VHDL, ALGORYTM SCHONHAGEGO-STRASSENA

Jednolity identyfikator zasobu
https://repo.pw.edu.pl/info/master/WUT02670c0d23c446339a4104715ac5f2ee/
URN
urn:pw-repo:WUT02670c0d23c446339a4104715ac5f2ee

Potwierdzenie
Czy jesteś pewien?
Zgłoszenie uwag dotyczących tej strony