Baza wiedzy: Politechnika Warszawska

Ustawienia i Twoje konto

Powrót

Szyfrator danych cyfrowych z bramkami odwracalnymi

Marcin Bryk

Abstract

The aim of this work was to prepare project of reversible logic encryptor. The project bases upon idea of the reconfigurable reversible gate cascade. For this purpose implementation of reconfigurable NCT gate of 4 variables was proposed. As a part of the work, encryptor was modeled within FPGA circuit, using VHDL. Final analysis concerning quantum cost of the implementation was made. Encryption algorithm was verified using specially for this purpose designed test system.
Rodzaj dyplomu
Praca inżynierska / licencjacka
Typ dyplomu
Praca inżynierska
Autor
Marcin Bryk (WEiTI) Marcin Bryk Wydział Elektroniki i Technik Informacyjnych (WEiTI)
Tytuł w języku polskim
Szyfrator danych cyfrowych z bramkami odwracalnymi
Promotor
Marek Pawłowski (WEiTI/II) Marek Pawłowski Instytut Informatyki (WEiTI/II)Wydział Elektroniki i Technik Informacyjnych (WEiTI)
Jednostka dyplomująca
Wydział Elektroniki i Technik Informacyjnych (WEiTI)
Jednostka prowadząca
Instytut Informatyki (WEiTI/II)
Kierunek / specjalność studiów
Informatyka (Computer Science)
Język
(pl) polski
Status pracy
Obroniona
Data obrony
22-02-2016
Data (rok) wydania
2016
Identyfikator wewnętrzny
39/16 (2153)
Recenzenci
Mariusz Rawski (WEiTI/IT) Mariusz Rawski Instytut Telekomunikacji (WEiTI/IT)Wydział Elektroniki i Technik Informacyjnych (WEiTI) Marek Pawłowski (WEiTI/II) Marek Pawłowski Instytut Informatyki (WEiTI/II)Wydział Elektroniki i Technik Informacyjnych (WEiTI)
Słowa kluczowe w języku polskim
logika odwracalna, kryptografia, rekonfigurowalna bramka NCT
Słowa kluczowe w języku angielskim
reversible logic, cryptography, reconfigurable NCT gate
Streszczenie w języku polskim
Celem pracy było przygotowanie projektu szyfratora w logice odwracalnej. Opracowany układ bazuje na koncepcji konfigurowalnej kaskady bramek odwracalnych. W tym celu zaproponowano implementację rekonfigurowalnej bramki biblioteki NCT dla 4 zmiennych. W ramach pracy projekt szyfratora umieszczono w układzie FPGA, opisując go w języku VHDL. Analizie poddano koszt kwantowy realizacji układu. Weryfikację poprawności algorytmu szyfrowania przeprowadzono na specjalnie w tym celu przygotowanym układzie testowym.
Plik pracy
  • Plik: 1
    Marcin_Bryk_pdi.pdf
Poproś o plik WCAG
Pola lokalne
Identyfikator pracy APD: 9759

Jednolity identyfikator zasobu
https://repo.pw.edu.pl/info/bachelor/WUTe7212f7f8707400db1cb543acd6967ec/
URN
urn:pw-repo:WUTe7212f7f8707400db1cb543acd6967ec

Potwierdzenie
Czy jesteś pewien?
Zgłoszenie uwag dotyczących tej strony