Knowledge base: Warsaw University of Technology

Settings and your account

Back

Environments to design and verification RISC-V processors

Adrian Oleksiak

Abstract

This thesis presents the process of creating verification environment around Processor of RISC-V architecture. Ecosystem contains emulator and disassembler module. Emulator compare processors result witch golden reference unit. Diassembler is used to analyze errors, which was detected by simulation. Second part contain information about programming environments, which allow compile C and assembler language. This paper contains short description of an architecture RISC-V, additionally describes type instruction set. In the end there are presented tests results and final conclusion.
Diploma type
Engineer's / Bachelor of Science
Diploma type
Engineer's thesis
Author
Adrian Oleksiak (FEIT/MO) Adrian Oleksiak,, The Institute of Microelectronics and Optoelectronics (FEIT/MO)Faculty of Electronics and Information Technology (FEIT)
Title in Polish
Środowisko do projektowania i weryfikacji procesorów o architekturze RISC-V
Supervisor
Tomasz Borejko (FEIT/MO) Tomasz Borejko,, The Institute of Microelectronics and Optoelectronics (FEIT/MO)Faculty of Electronics and Information Technology (FEIT)
Certifying unit
Faculty of Electronics and Information Technology (FEIT)
Affiliation unit
The Institute of Microelectronics and Optoelectronics (FEIT/MO)
Study subject / specialization
, Elektronika (Elektronics)
Language
(pl) Polish
Status
Finished
Defense Date
08-02-2019
Issue date (year)
2019
Reviewers
Tomasz Borejko (FEIT/MO) Tomasz Borejko,, The Institute of Microelectronics and Optoelectronics (FEIT/MO)Faculty of Electronics and Information Technology (FEIT) Paweł Tomaszewicz (FEIT) Paweł Tomaszewicz,, The Institute of Telecommunications (FEIT)Faculty of Electronics and Information Technology (FEIT)
Keywords in Polish
RISC-V, mikroprocesor, weryfikacja, Verilog
Keywords in English
RISC-V, microprocesor, verification, Verilog
Abstract in Polish
Celem niniejszej pracy było przygotowanie środowiska do projektowania i~weryfikacji procesorów o architekturze RISC-V, na podstawie procesora CC100 firmy ChipCraft [1]. W jego skład wchodzi emulator, którego zadaniem jest porównywanie pracy projektowanego rdzenia ze wzorcem (tzw golden - reference). Kolejnym elementem jest deassembler służy on do pomocy w przypadku analizy znalezionych błędów. Druga część zawiera środowisko programistyczne, które pozwala na kompilację programu w językach assember i C. W poniższym tekście zawarto krótki opis architektury RISC-V. Szczegółowo opisano typy rozkazów z uwzględnieniem odniesień do emulatora oraz deasemblera. Na koniec przedstawiono wyniki testów i wnioski wynikające z dokonanych prac.
File
  • File: 1
    Adrian_Oleksiak_praca_inżynierska.pdf
Request a WCAG compliant version
Local fields
Identyfikator pracy APD: 32074

Uniform Resource Identifier
https://repo.pw.edu.pl/info/bachelor/WUTa899fa8b6ef74e4fb4c48d635b0e6348/
URN
urn:pw-repo:WUTa899fa8b6ef74e4fb4c48d635b0e6348

Confirmation
Are you sure?
Report incorrect data on this page