Knowledge base: Warsaw University of Technology

Settings and your account

Back

Implementation of power amplifier in operational amplifier architecture, working in AB class and CMOS 55 nm technology

Paweł Pieńczuk

Abstract

The design of integrated circuits, especially analog, requires multi-dimensional trade-offs, optimizing specific parameters at the expense of deterioration others. An operational amplifier architecture and given AB-class allow to use block in wide range of applications. The purpose of this thesis was to design electrical scheme, optimized for a wide band. A power amplifier had to be designed in dedicated technology – UMC CMOS 55nm. A device is based on folded-cascode architecture, allowing to use AB-class, rail-to-rail output buffer. Circuit has an advantage of regulated gain, using current biasing in input differential amplifier. In the next step device was tested in order to check propriety of device operation. A block was examined by corner analysis and Monte Carlo analysis. Conducted simulations confirm the correctness of circuit performance. The structure reach an unity gain frequency nearly 100 MHz with the open-loop gain above 80 dB. Power amplifier’s parameters are satisfying and are opened to simple modifications. Limits of architecture and technology were also examined.
Diploma type
Engineer's / Bachelor of Science
Diploma type
Engineer's thesis
Author
Paweł Pieńczuk (FEIT/MO) Paweł Pieńczuk,, The Institute of Microelectronics and Optoelectronics (FEIT/MO)Faculty of Electronics and Information Technology (FEIT)
Title in Polish
Implementacja wzmacniacza mocy o architekturze wzmacniacza operacyjnego pracującego w klasie AB w technologii CMOS 55 nm
Supervisor
Witold Pleskacz (FEIT/MO) Witold Pleskacz,, The Institute of Microelectronics and Optoelectronics (FEIT/MO)Faculty of Electronics and Information Technology (FEIT)
Certifying unit
Faculty of Electronics and Information Technology (FEIT)
Affiliation unit
The Institute of Microelectronics and Optoelectronics (FEIT/MO)
Study subject / specialization
, Elektronika (Elektronics)
Language
(pl) Polish
Status
Finished
Defense Date
08-02-2019
Issue date (year)
2019
Reviewers
Witold Pleskacz (FEIT/MO) Witold Pleskacz,, The Institute of Microelectronics and Optoelectronics (FEIT/MO)Faculty of Electronics and Information Technology (FEIT) Krzysztof Michał Madziar (FEIT/MO) Krzysztof Michał Madziar,, The Institute of Microelectronics and Optoelectronics (FEIT/MO)Faculty of Electronics and Information Technology (FEIT)
Keywords in Polish
wzmacniacz mocy, wzmacniacz operacyjny, analogowy układ scalony, klasa AB, wyjście typu rail-to-rail, CMOS, folded-cascode
Keywords in English
power amplifier (PA), operational amplifier (op-amp), analog integrated circuit (IC), class AB, rail-to-rail output, CMOS, folded-cascode
Abstract in Polish
Projektowanie układów scalonych, zwłaszcza analogowych, wymaga stosowania wielowymiarowych kompromisów, optymalizując konkretne parametry kosztem pogorszenia innych. Architektura wzmacniacza operacyjnego oraz zadana klasa AB zapewniają możliwość aplikacji w szerokiej gamie zastosowań. Celem niniejszej pracy było zaprojektowanie schematu elektrycznego zoptymalizowanego pod względem przenoszonego pasma. Wzmacniacz mocy należało zrealizować z wykorzystaniem zadanej technologii – UMC CMOS 55nm. Zaproponowany został schemat elektryczny w architekturze folded-cascode, pozwalającą na zastosowanie bufora wyjściowego pracującego w klasie AB przy wyjściu typu rail-to-rail. Układ posiada możliwość regulacji wzmocnienia wykorzystując polaryzację prądową wejściowego wzmacniacza różnicowego. W następnym kroku układ poddano szeregowi testów, celem sprawdzenia poprawności działania urządzenia. Blok został przebadany ze względu na globalne rozrzuty produkcyjne analizą dla skrajnych przypadków procesu technologicznego oraz lokalne rozrzuty produkcyjne analizą Monte Carlo. Przeprowadzone symulacje potwierdzają prawidłową pracę układu. Układ osiąga częstotliwość odcięcia w otwartej pętli (dla wzmocnienia 0 dB) w okolicach 100 MHz, przy wzmocnieniu dla niskich częstotliwości ponad 80 dB. Parametry wzmacniacza mocy są satysfakcjonujące i podatne na proste modyfikacje. Poznano również ograniczenia architektury i technologii.
File
  • File: 1
    P_Pienczuk_praca_inzynierska.pdf
Request a WCAG compliant version
Local fields
Identyfikator pracy APD: 32078

Uniform Resource Identifier
https://repo.pw.edu.pl/info/bachelor/WUT95603e42158e417aabd8538850635736/
URN
urn:pw-repo:WUT95603e42158e417aabd8538850635736

Confirmation
Are you sure?
Report incorrect data on this page