Knowledge base: Warsaw University of Technology

Settings and your account

Back

The realization of a specialized traffic controller dedicated to the selected intersection in FPGA devices

Krzysztof Piotr Mętrak

Abstract

The thesis contains a classification of digital devices as well as their detailed description. It was focused on FPGA systems and explained the structure and functions of these specific devices. Several examples of that were also shown, such as products of manufacturers like Atmel and Xilinx. The next part of the thesis points at the most important pieces of information involving a project of traffic control located at the intersection of Fieldorfa and Perkuna streets in Warsaw. Following items were also added: an intersection plan with the location of the traffic lights and traffic detectors, the description of the detectors, signaling plans and traffic control algorithms. The next chapter is connected with a project of an electronic traffic controller, which would be used at the intersection mentioned above. It was created in Active-HDL application of Aldec company. The block structure of the device was assumed, containing a detection, clock, steering, activity control and signal group blocks. Each block was characterized and verified. Finally, all of the blocks were connected to each other, creating a one traffic controller. The received structure was synthesized and implemented into programmable systems, created by Xilinx company.
Diploma type
Engineer's / Bachelor of Science
Diploma type
Engineer's thesis
Author
Krzysztof Piotr Mętrak (FT) Krzysztof Piotr Mętrak,, Faculty of Transport (FT)
Title in Polish
Realizacja specjalizowanego sterownika ruchu drogowego dla wybranego skrzyżowania w układach FPGA
Supervisor
Krzysztof Firląg (FT/TCTI) Krzysztof Firląg,, Division of Traffic Control and Transport Infrastructure (FT/TCTI)Faculty of Transport (FT)
Certifying unit
Faculty of Transport (FT)
Affiliation unit
Department of Traffic Control (FT/TCTI)
Study subject / specialization
, Transport
Language
(pl) Polish
Status
Finished
Defense Date
18-05-2016
Issue date (year)
2016
Reviewers
Adam Rosiński (FT/DTT) Adam Rosiński,, Department of Transport Telecommunication (FT/DTT)Faculty of Transport (FT) Krzysztof Firląg (FT/TCTI) Krzysztof Firląg,, Division of Traffic Control and Transport Infrastructure (FT/TCTI)Faculty of Transport (FT)
Keywords in Polish
Sterownik ruchu drogowego, język VHDL, Active-HDL, algorytmy sterowania ruchem, układy programowalne
Keywords in English
Traffic controller, VHDL language, Active-HDL, traffic control algorithms, programmable structures
Abstract in Polish
W pracy przedstawiono podział metod realizacji urządzeń cyfrowych oraz dokonano ich charakterystyki. Szczególną uwagę zwrócono na układy FPGA, przedstawiono ich budowę oraz funkcje poszczególnych elementów. Opisano również najpopularniejsze rodziny tych struktur od takich firm jak Atmel czy Xilinx. W kolejnej części ukazano najważniejsze informacje na temat projektu sterowania ruchem na skrzyżowaniu ulic Fieldorfa i Perkuna w Warszawie. Dołączono plan skrzyżowania z rozmieszczonymi sygnalizatorami oraz detektorami ruchu, opis poszczególnych detektorów, programy sygnalizacji oraz algorytmy sterowania ruchem. Następny rozdział dotyczy projektu budowy sterownika ruchu drogowego na skrzyżowaniu Fieldorfa i Perkuna w programie Active-HDL firmy Aldec. Założono blokową strukturę urządzenia, która składa się z bloku detekcji, zegara, sterowania, kontroli działania oraz grup sygnałowych. Kolejnym krokiem była specyfikacja każdego bloku oraz dokonanie ich weryfikacji działania. Ostatecznie połączono wszystkie bloki w jeden, tworząc w ten sposób specjalizowany sterownik ruchu drogowego. Wykonano syntezę otrzymanego układu oraz jego implementację w układy programowalne firmy Xilinx.
File
  • File: 1
    Praca-Inżynierska-Krzysztof-Mętrak.pdf
Request a WCAG compliant version
Local fields
Identyfikator pracy APD: 11775

Uniform Resource Identifier
https://repo.pw.edu.pl/info/bachelor/WUT48bb0b34387243229c7fd08696cd7e5d/
URN
urn:pw-repo:WUT48bb0b34387243229c7fd08696cd7e5d

Confirmation
Are you sure?
Report incorrect data on this page