Knowledge base: Warsaw University of Technology

Settings and your account

Back

Rondom number and bit generators and a microprocessor based system for testing generated random sequences

Zygmunt Józef Gorszczyński

Abstract

Efficient generating of random bits and numbers is applied in many domains, e.g. cryptography, modelling and simulating of complex processes, and in numerous entertainment industry uses. It is the quality of a generated sequence and the speed of generating random bits and numbers that is of utmost importance for many of these applications. The computer is a deterministic appliance, and as such is not able to generate actual randomness. The very notion of the generated sequence quality is hard to specify, not to mention measuring it. The present thesis outlines the concept of randomness, with the issues it involves and the most frequently used methods of measuring it. Moreover, a hardware platform is proffered that enables the modelling of pseudorandom and true random number and bit generators by means of a processor that integrates ARM processors with an FPGA structure. Wihtin the scope of the research project resulting in this thesis, the following pseudorandom number and bit generators were implemented within the FPGA structure and tested with the use of the DieHarder statistical test library: a generator based on a linear feedback shift register (LFSR) and a Mersenne Twister type (MT19937) generator. What is more, the following true random number and bit generators based on ring oscillators were also implemented and tested in the FPGA structure: a classic generator with numerous parallel rings, a generator in the configuration proposed by Knut Wold and Chick How Tan, and a few configurations of the generator proposed by Catalin Beatoniu.
Diploma type
Engineer's / Bachelor of Science
Diploma type
Engineer's thesis
Author
Zygmunt Józef Gorszczyński (FEIT) Zygmunt Józef Gorszczyński,, The Institute of Telecommunications (FEIT)Faculty of Electronics and Information Technology (FEIT)
Title in Polish
Generatory liczb i bitów losowych i mikroprocesorowy system testujący generowane ciągi losowe
Supervisor
Tomasz Adamski (FEIT/PE) Tomasz Adamski,, The Institute of Electronic Systems (FEIT/PE)Faculty of Electronics and Information Technology (FEIT)
Certifying unit
Faculty of Electronics and Information Technology (FEIT)
Affiliation unit
The Institute of Telecommunications (FEIT)
Study subject / specialization
, Elektronika i Telekomunikacja
Language
(pl) Polish
Status
Finished
Defense Date
26-09-2019
Issue date (year)
2019
Reviewers
Danuta Ojrzeńska-Wójter (FEIT) Danuta Ojrzeńska-Wójter,, The Institute of Telecommunications (FEIT)Faculty of Electronics and Information Technology (FEIT) Tomasz Adamski (FEIT/PE) Tomasz Adamski,, The Institute of Electronic Systems (FEIT/PE)Faculty of Electronics and Information Technology (FEIT)
Keywords in Polish
generator liczb losowych, generator liczb pseudolosowych, generator bitów losowych, FPGA, losowość, testowanie losowości
Keywords in English
random number generator, pseudo random number generator, random bit generator, FPGA, randomness, randomness testing
Abstract in Polish
Wydajne generowanie bitów i liczb losowych wykorzystywane jest w wielu dziedzinach, na przykład w kryptografii, modelowaniu i symulacji złożonych procesów i w licznych zastosowaniach rozrywkowych. W wielu zastosowaniach bardzo istotna jest jakość generowanego ciągu i szybkość generowania liczb i bitów losowych. Komputer jest urządzeniem deterministycznym, więc nie jest w stanie wygenerować rzeczywistej losowości. Samo pojęcie jakości generowanego ciągu jest trudne do ścisłego określenia a mierzenie tej jakości jest jeszcze trudniejsze. W niniejszej pracy opisano pojęcie losowości, związane z nią problemy oraz najczęściej stosowane metody jej pomiaru. Zaproponowano również platformę sprzętową umożliwiającą modelowanie generatorów liczb i bitów pseudolosowych i prawdziwie losowych wykorzystującą procesor integrujący procesory ARM oraz strukturę FPGA. W ramach tej pracy zaimplementowano w strukturze FPGA i przebadano z wykorzystaniem biblioteki testów statystycznych DieHarder następujące generatory liczb i bitów pseudolosowych: generator oparty na rejestrze przesuwającym z liniowym sprzężeniem zwrotnym (LFSR) oraz generator typu Twister Mersenna (MT19937). Zaimplementowano również w strukturze FPGA i przebadano również następujące generatory liczb i bitów prawdziwie losowych oparte na oscylatorach pierścieniowych: generator klasyczny z wieloma równoległymi pierścieniami, generator w konfiguracji zaproponowanej przez Knuta Wolda i Chicka How Tana oraz kilka konfiguracji generatora zaproponowanego przez Catalina Baetoniu.
File
  • File: 1
    praca_dyplomowa.pdf
Request a WCAG compliant version
Local fields
Identyfikator pracy APD: 35900

Uniform Resource Identifier
https://repo.pw.edu.pl/info/bachelor/WUT4414bda6d67c43bd90cfe4aefd4168fa/
URN
urn:pw-repo:WUT4414bda6d67c43bd90cfe4aefd4168fa

Confirmation
Are you sure?
Report incorrect data on this page