Knowledge base: Warsaw University of Technology

Settings and your account

Back

Hardware implementation of pseudorandom number generator for multithreading applications

Paweł Oprzyński

Abstract

This thesis implements chosen algorithm for generating a sequences of pseudorandom numbers on a FPGA platform. Verification of hardware implementation of generator has been performed - operation has been compared with software implemenation. Analysis of potential communication methods between pro- grammable logic device and computer multithreading application has been performed. Chosen method of communication has been verified. Developed software library provides functionality of hardware generator to mulithreaded applications. Throughput analysis and statistical analysis has been performed.
Diploma type
Engineer's / Bachelor of Science
Diploma type
Engineer's thesis
Author
Paweł Oprzyński (FEIT/MO) Paweł Oprzyński,, The Institute of Microelectronics and Optoelectronics (FEIT/MO)Faculty of Electronics and Information Technology (FEIT)
Title in Polish
Sprzętowa implementacja generatora liczb pseudolosowych na potrzeby aplikacji wielowątkowych
Supervisor
Marek Niewiński (FEIT/MO) Marek Niewiński,, The Institute of Microelectronics and Optoelectronics (FEIT/MO)Faculty of Electronics and Information Technology (FEIT)
Certifying unit
Faculty of Electronics and Information Technology (FEIT)
Affiliation unit
The Institute of Microelectronics and Optoelectronics (FEIT/MO)
Study subject / specialization
, Elektronika (Elektronics)
Language
(pl) Polish
Status
Finished
Defense Date
14-02-2019
Issue date (year)
2019
Reviewers
Marek Niewiński (FEIT/MO) Marek Niewiński,, The Institute of Microelectronics and Optoelectronics (FEIT/MO)Faculty of Electronics and Information Technology (FEIT) Michał Borecki (FEIT/MO) Michał Borecki,, The Institute of Microelectronics and Optoelectronics (FEIT/MO)Faculty of Electronics and Information Technology (FEIT)
Keywords in Polish
Generator liczb pseudolosowych, układ programowalny, wielowątkowość.
Keywords in English
Pseudorandom number generator, programmable logic devices, multithreading.
Abstract in Polish
W pracy został zaimplementowany wybrany algorytm generujący ciągi liczb pseudolosowych na platfor- mie FPGA. Przeprowadzono weryfikację działania implementacji sprzętowej generatora - porównano dzia- łanie z implementacją programową. Przeprowadzono analizę potencjalnych sposobów komunikacji pomię- dzy układem programowalnym a wielowątkową aplikacją komputerową. Dla wybranego połączenia prze- prowadzono weryfikację działania. Zrealizowano bibliotekę programistyczną udostępniającą funkcjonalność sprzętowgo generatora dla aplikacji wielowątkowych. Przeprowadzono analizę przepustowości i właściwości statystycznych implementacji.
File
  • File: 1
    praca_dyplomowa.pdf
Request a WCAG compliant version
Local fields
Identyfikator pracy APD: 32122

Uniform Resource Identifier
https://repo.pw.edu.pl/info/bachelor/WUT19939c7ca07944188e5324989b79f507/
URN
urn:pw-repo:WUT19939c7ca07944188e5324989b79f507

Confirmation
Are you sure?
Report incorrect data on this page