Analiza zasad specyfikacji języka VHDL z punktu widzenia optymalizacji logicznej

Zbigniew Jachna , Tadeusz Łuba

Abstract

W artykule omawiamy wpływ zasad specyfikacji języka VHDL na jakość odwzorowania technologicznego w kompilatorach układów logicznych. Na przykładzie konwertera kodu binarnego na BCD i odwrotnie omawiamy zasady specyfikacji takie jak: tablica prawdy, konstrukcje warunkowe, dekompozycja strukturalna oraz dekompozycja funkcjonalna. Pokazujemy, że różne metody opisu prowadzą do wyraźnie różnych realizacji.
Author Zbigniew Jachna - [Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego (WAT)]
Zbigniew Jachna,,
-
- Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
, Tadeusz Łuba (FEIT / IT)
Tadeusz Łuba,,
- The Institute of Telecommunications
Pages1-7
Publication size in sheets0.55
Book Praca Zbiorowa: Materiały III Krajowej Konferencji Naukowej Reprogramowalne układy cyfrowe RUC 2000, 2000, Szczecin, Informa, ISBN 83-87362-21-2, 409 p.
URL http://zpt2.tele.pw.edu.pl/artykuly/ruc_00_6.pdf
Languagepl polski
File
2000 Jachna Łuba Analiza zasad.pdf 2.52 MB
Score (nominal)0
Citation count*
Cite
Share Share

Get link to the record


* presented citation count is obtained through Internet information analysis and it is close to the number calculated by the Publish or Perish system.
Back
Confirmation
Are you sure?