Samotestowanie S-kompatybilnych bloków testowych w układach FPGA z zaprogramowaną funkcją użytkownika

Paweł Tomaszewicz

Abstract

Badania przeprowadzone w ostatnich latach wykazały, że do celów testowania układów FPGA szczególnie korzystne jest zastosowanie technik opartych na samotestowaniu — BIST (Bunt-1n Sejf—Test). Techniki te polegają na tymczasowym przekształceniu wybranych komórek FPGA w generator i analizator pseudowyczerpującego testu dla pozostałych komórek. Po przetestowaniu wszystkich komórek przywracana jest konfiguracja odpowiadająca normalnej pracy. W ten sposób samotestowanie przeprowadzane jest bez nadmiaru układowego (nie licząc dodatkowej pamięci na przechowanie konfiguracji wykorzystywanych w samotestowaniu) i bez zmniejszania częstotliwości sygnału zegarowego, dzięki czemu wykrywane są również uszkodzenia opóźnieniowe. W pracy przedstawiono eksperymentalne wyniki zastosowania algorytmu wyznaczania bloków testowych dla kilkunastu projektów.
Author Paweł Tomaszewicz (FEIT / IT)
Paweł Tomaszewicz,,
- The Institute of Telecommunications
Pages233-240
Publication size in sheets0.5
Book Praca Zbiorowa: Materiały III Krajowej Konferencji Naukowej Reprogramowalne układy cyfrowe RUC 2000, 2000, Szczecin, Informa, ISBN 83-87362-21-2, 409 p.
Languagepl polski
File
2000 Tomaszewicz Samostestowanie S-kompatybilnych .PDF 3.1 MB
Score (nominal)0
Citation count*
Cite
Share Share

Get link to the record


* presented citation count is obtained through Internet information analysis and it is close to the number calculated by the Publish or Perish system.
Back
Confirmation
Are you sure?