Rozrzuty parametrów elektrycznych tranzystorów finFET i ich wpływ na skalowanie

Arkadiusz Malinowski , Lidia Łukasiak , Daniel Tomaszewski , Andrzej Jakubowski

Abstract

MN-p-21: Pojawienie się niepożądanych efektów krótkiego kanału takich jak obniżenie bariery wywołanej drenem (ang. drain induced barrier lowering) oraz staczanie napięcia progowego (ang. Vth roll-off) wymusiło zastosowanie w produkcji wielkoseryjnej tranzystorów wielobramkowych typu FinFET [1]. Po raz pierwszy układy scalone w oparciu o tranzystory FinFET zostały wprowadzone do produkcji wielkoseryjnej przez firmę Intel w technologii 22nm, która rozpoczęła erę tego tranzystora [2]. Podobnie jak miało to miejsce w przypadku technologii planarnej również i te tranzystory będą podlegały skalowaniu dla kolejnych generacji technologii CMOS. Skalowanie tranzystorów FinFET wymagania pokonania szeregu wyzwań technologicznych i w obecnej chwili nie jest określone jak długo tzn., do jakiej technologii możliwe będzie skalowanie tych tranzystorów [3]. Oprócz wielu innych czynników takich jak koszt czy niezawodność głównym czynnikiem decydującym o możliwości wytwarzania danej technologii jest uzysk, który jest ściśle powiązany z rozrzutami parametrów elektrycznych wywołanych rozrzutami procesu produkcyjnego. Konieczna jest, zatem analiza rozrzutów parametrów elektrycznych, aby móc określić możliwości skalowania.
Author Arkadiusz Malinowski IMiO
Arkadiusz Malinowski,,
- The Institute of Microelectronics and Optoelectronics
, Lidia Łukasiak IMiO
Lidia Łukasiak,,
- The Institute of Microelectronics and Optoelectronics
, Daniel Tomaszewski
Daniel Tomaszewski,,
-
, Andrzej Jakubowski IMiO
Andrzej Jakubowski,,
- The Institute of Microelectronics and Optoelectronics
Pages1-2
Publication size in sheets0.3
Book Wiśniowski Piotr (eds.): Materiały Konferencyjne: XII Konferencja Naukowa Technologia Elektronowa, ELTE '2016, vol. PenDrive, 2016, Katedra Elektroniki, Wydział Informatyki Elektroniki i Telekomunikacji Akademia Górniczo-Hutnicza im. Stanisława Staszica, 226 p.
Keywords in PolishFinFET, skalowanie, rozrzuty parametrów, CMOS, technologia 7nm
projectThe Development of Design, Processing and Testing Methods of the Electronic Devices and Materials for Microelectronics and Optoelectronics. Project leader: Szczepański Paweł, , Phone: (48 22) 234 58 70, start date 01-01-2015, planned end date 31-12-2015, end date 31-05-2016, IMiO/2015/STATUT/1, Implemented
WEiTI Działalność statutowa
Languagepl polski
Score (nominal)15
ScoreMinisterial score = 15.0, 27-03-2017, BookChapterMatConfByIndicator
Ministerial score (2013-2016) = 15.0, 27-03-2017, BookChapterMatConfByIndicator
Citation count*0
Cite
Share Share



* presented citation count is obtained through Internet information analysis and it is close to the number calculated by the Publish or Perish system.
Back